3HAC13997-1

1.电路结构及原理

3位并行比较型A/D转换器原理电路如图1所示。它由电阻分压器、寄存器及编码器组成。图中的8个电阻将参考电压  分成8个等级，其中7个等级的电压分别作为7个比较器  的参考电压，其数值分别为  /15、3  /15、¼13  /15。输入电压  ，它的大小决定各比较器的输出状态，例如，0£  <  /15时，  ~  的输出状态都为0；当3  /15£  <5  /15时，比较器  ，其余各比较器的状态均为0。根据各比较器的参考电压值，可以确定输入模拟电压值与各比较器的输出状态的关系。比较器的输出状态由D触发器存储，经优先编码器编码，得到数字量输出。优先编码器优先级别最高是  。

设  变化范围是0~  ，输出3位数字量为  ，3位并行比较型A/D转换器的输入、输出关系如表3所示。

在并行A/D转换器中，输入电压  同时加到所有比较器的输入端，从  加入到3位数字量稳定输出所经历的时间为比较器、D触发器和编码器延迟时间之和。如不考虑上述器件的延迟，可认为3位数字量是与  输入时刻同时获得的。所以它具有最短的转换时间。

图1 3位并行比较型A/D转换器

表1. 3位并行比较型A/D转换器输入与输出关系对照表

2.并行A/D转换器特点

（1）转换速度最快。因为转换是并行的，其转换时间只受比较器、触发器和编码器电路延迟时间的限制。

（2）制成分辨率较高的集成并行A/D转换器是比较困难的。因为随着分辨率的提高，元件数目要按几何级数增加。一个n位转换器，所用比较器的个数为  ，位数越多，电路越复杂。如8位的并行A/D转换器就需要  =225个比较器。

（3）为了解决提高分辨率和增加元件数的矛盾，可以分级并行转换的方法。10位分级并行A/D转换器原理图如2图所示。图中输入模拟信号  ，经取样保持电路分为两路，

图2 分级并行转换10位A/D转换器

一路先经第一级5位并行A/D转换进行粗转换得到输出数字量的高5位，另一路送至减法器，与高5位D/A转换得到的模拟电压相减。由于相减所得到差值电压小于1  ，为保证第二级A/D转换器的转换精度，将差值放大  =32倍，送第二级5位并行比较A/D转换器，得到低5位输出。这种方式虽然在速度上做了牺牲，却使元件数大为减少，在需要兼顾分辨率和速度的情况下常被采用。