其他品牌

MC-TAIH02

图1(a)是一个4位并行加法器的框图。A₃A₂A₁A₀和B₃B₂B₁B₀分别为被加数和加数，CI为由低位来的进位，F₃F₂F₁F₀为和数，CO为向高位的进位。

图1 4位加法器

例1 试采用4位加法器实现1位余3码到1位8421BCD码的装化。

图2 例1的逻辑图

例2 试用4位加法器构成1位8421BCD码加法器。

图中的修正信号产生电路产生修正信号C。由加6修正原则，可得

C = CO₃+ C_F>9_，

CO₃是4位加法器产生的进位信号，C_F>9表示和数大于9的情况，C_F>9的卡诺图如图3(a)所示，由此得

C_F>9= F₃F₂+ F₃F₁

从而 C = CO₃+ F₃F₂+ F₃F₁

图3(d)是1位的8321BCD码加法器的逻辑图。

图3 例2逻辑图导出过程

图4是用2个4位加法器模块构成8位加法器的逻辑图。

图4 8位加法器

上一个：IMDSO01/02 下一个：NDCS-01

Contact: 吴经理

Phone: 13808548642

Tel:

Add: 福建省泉州市洛江区万虹路99号